인텔 스카이레이 이후 출시될 카비레이크는 인텔의 틱톡 전략에 따르면 10nm 공정 기반 제품이어야 하지만 실제는 14nm 공정으로 출시될 것으로 알려졌는데, 이는 매 2년마다 아키텍처와 공정 개선을 이뤄온 인텔 CPU의 공정 개선이 연기된 것이다.
이는 반도체의 성능 또는 트랜지스터 밀도가 2년(또는 18개월)마다 두 배씩 향상된다는 무어의 법칙이 깨지는 것을 상징적으로 보여주기에 반도체 업계에 시사하는 바가 남다른데, 무어의 법칙 종말에 대한 이야기는 예전부터 나오고 있었지만 누구나 쉽게 접할 수 있는 PC용 CPU에서 벌어지는 일은 체감 강도가 다를 수밖에 없다.
물론, 무어의 법칙이 한계에 달했다는 전망과 함께 이를 극복하기 위한 시도가 이어져왔는데, 이번 기사에는 반도체 시장에서 이뤄지고 있는 대표적 성능 한계 돌파를 위한 시도 중 3D 기술들을 정리해 보았다.
대표적 성능 극복 시도, 3D 반도체 기술
현재 평면형 반도체의 성능 한계 극복을 위해 적극적으로 도입되고 있는 방식은 바로 3D 반도체 기술이다. 쉽게 설명하자면 2D 반도체 기술은 단층 주택, 3D 반도체 기술은 고층 아파트에 비유할 수 있다. 3D 반도체 기술은 아파트의 엘리베이터 역할을 하는 TSV(Through Silicon Via)을 통해 자료 전송에 걸리는 시간과 소비전력을 개선하고, 각 반도체를 연결하는데 필요한 영역을 최소화할 수 있다.
또한, 멀티 칩 패키지(MCP, Multi Chip Package) 방식에 적용된 와이어본딩 방식과 비교해서도 PCB 크기가 줄어드는 것은 물론이고, 칩들간에 신호를 주고받는 길이가 짧아져 고속 인터페이스 구현이 가능하며, 전력 소모도 개선된다.
이같은 장점이 있기에 반도체 업계에서는 3D 반도체 구현에 열을 올리고 있는데, 아직 이론적인 단계에 머물고 있는 분야도 있지만 실제 3D 기술 적용 제품이 출시되고 있는 분야도 있다.
반도체 장비의 기본인 트랜지스터를 3D화한 인텔 3D Tri-Gate
대표적인 상용화된 3D 반도체 기술로는 지난 2012년 출시된 인텔 아이비브릿지에 적용된 3D 트라이게이트(Tri-Gate) 기술을 들 수 있다.
3D 트라이게이트는 반도체 제품의 기본이되는 트랜지스터 구현에 적용된 기술로, 기존 2D 방식 트랜지스터와 비교해 저전압에서 37% 성능 향상, 동일 성능에서 50% 전력 감소를 이뤄냈으며, 이후 인텔 CPU의 기본이 되고 있다.
3D 메모리와 2D VPU가 하나로, HBM
인텔의 3D 트라이게이트가 트랜지스터단에서의 기술이라면 완성품 단계에서의 3D 반도체 기술도 선보이고 있는데, AMD 라데온 R9 퓨리 시리즈에 탑재된 HBM (High Bandwidth Memory)이 대표적인 예이다.
AMD가 라데온 R9 퓨리 시리즈는 3D 기반의 HBM (High Bandwidth Memory)과 2D 기반의 Fiji VPU를 하나의 다이에 올려 인터포저로 연결, 전세대 GDDR5 메모리 기반 제품보다 PCB 면적은 절반 이상 줄어들었고, 메모리 대역폭은 60% 이상, 소비전력 대 메모리 대역폭은 4배 이상 향상된 것으로 소개되었다.
HBM 자체는 3D 반도체 기술이 적용되었지만 그 위에 올려진 Fiji VPU는 2D 기술이기 때문에 2.5D 기술이라 불리기도 하며, 현재 상용화된 1세대 HBM보다 성능이 두 배 향상된 2세대 HBM이 AMD와 NVIDIA의 차세대 그래픽 카드에 적용될 예정으로 알려졌다.
시스템 메모리의 3D화, HMC
그래픽 카드 메모리에 HBM이 있다면 PC 메모리에는 HMC(Hybrid Memory Cube)가 있다.
HMC는 2011년 마이크론에 의해 프로토타입이 선보인 후 삼성전자의 참여로 오픈 컨소시엄을 구성해 2013년 공식 규격이 제정된 3D 메모리 기술로, 현재 2.1 규격이 제정되었으며, 2016년 3.0 규격이 발표 예정인 메모리 기술이다.
1세대 규격의 경우 DDR3 1333MHz 메모리 보다 10배 이상, DDR4 2667MHz 메모리보다 약 6배 빠른데, 2세대 규격은 1세대 보다 최대 세 배까지 높은 성능을 규정하고 있으며, 2016년 발표 예정인 3세대 규격의 성능 정보는 아직 알려지지 않았다.
2013년 9월 엔지니어링 샘플 출하이후 상품화와 관련된 소식이 없어 조금은 답답한 상황인데, HBM과 마찬가지로 3D 메모리위에 고속 링크로 CPU와 연결해 동작하는 방식을 채택하고 있다.
CPU와 메모리를 함께 3D화한 스카이스크래퍼
HBM과 HMC가 3D화된 메모리와 2D 구조의 VPU 또는 CPU를 하나의 PCB 위에 올려 결합하는 방식을 통해 2.5D 구조로 불리는 반면, 스탠포드 대학을 포함한 네 개 대학이 공동으로 연구개발한 스카이스크래퍼(Skyscraper) 구조는 이들을 완전히 하나의 3D화하는데 성공했다.
스카이스크래퍼는 이름 그대로 CPU와 메모리를 하나의 고층건물처럼 쌓아올린 구조로, TSV 대신 카본 나노 튜브 트랜지스터(CNTs, carbon nanotube transistors)를 이용한 N3XT(Nano-Engineered Computing Systems Technology) 기술이 적용되며, 구체적인 성능이나 소비전력 관련 정보는 알려지지 않았다.
3D 낸드 플래시가 사용된 제품은 상용화되었다
낸드 플래시 업게에서는 이미 3D 반도체 기술이 상용화되었다. 바로 삼성전자의 850 시리즈 SSD가 그 주인공으로, 이 외에 도시바와 샌디스크는 자체 3D 낸드 플래시 제품이 사용된 SSD를 2016년 생산할 예정이며, SK하이닉스는 올해 36층 레이어 기반 3D 낸드플래시의 층수를 더욱 높인 48층 모델을 2016년 출시할 예정이다.
구현에 난항을 겪던 3D XPoint를 상용화한 인텔과 마이크론
한편, 인텔과 마이크론은 올해 공동으로 개발한 3D 크로스포인트(3D XPoint) 기술을 발표한 바있다. 3D 크로스포인트 기술은 이름을 곱씹어보면 대략적인 형상을 유추할 수 있는 기술로, 기존 기술이 평면형 반도체를 쌓아올렸다면, 이 기술은 메모리 셀과 셀레터를 큐빅형으로 쌓아올려 현재 낸드 플래시보다 최대 1,000배 빠른 속도를 구현할 수 있다.
물론 1000배 빠르다는 것은 이론상 수치로, 실제 샘플 단계에서의 SSD 성능은 낸드플래시 기반 제품대비 4.42배, 레이턴시는 6.44배 개선된 것으로 알려졌는데, 인텔과 마이크론은 3D 크로스포인트 기술이 적용될 제품을 2016년 출시할 예정이다.
3D만이 아니다, 무어의 법칙은 계속될까?
무어의 법칙 때문이 아니라도, 2D 반도체의 공정 개선을 통한 성능 향상과 비용 절감은 한계에 달한 것으로 평가받고 있다. 따라서 공정 개선보다 새로운 기술 개발을 통해 성능 향상을 노리고 있는데, 대표적인 것이 앞서 살펴본 3D 기술이며, 이 외에도 다른 방향에서도 무어의 법칙을 유지하기 위한 노력이 계속되고 있다.
대표적인 것이 한계가 없는 것처럼 보이던 CPU의 클럭 경쟁이 끝나고 멀티 코어화로 방향을 튼 것을 들 수 있으며, 메모리 업계에서는 트랜지스터 기반의 DRAM 대신 새로운 물질을 기반으로 한 상변화메모리(PRAM)이나 자기 저항 메모리(MRAM), 저항 변화 메모리(RRAM)에 관심을 두고 있다. 하드디스크 업계에서는 AF(Advanced Format), 수직 자기 기록 방식(PMR), 레이저를 이용하는 HAMR(Heat-Assisted Magnetic Recording), TDMR(Two Dimensional Magnetic Recording) 등의 새로운 기록 방식을 개발하고 있다.
사실, 무어의 법칙이 깨질 것이라는 위기가 제기된 것은 이번만은 아니다.
하지만 지금까지 위기론이 대두될 때마다 답을 찾아왔으며, 이번에도 답을 찾고 있다.
그리고, 앞으로도 답을 찾아내길 기대해본다.
이상호 기자 / [email protected]
글쓰기